Если же посмотреть талмуд от производителя процессора, то ПЗУ микрокода (MSROM) служит для декодирования т.н. complex instruction, когда микроопераций более 4-х. Остальные инструкции декодируются без участия оного. Поскольку исходная инструкция сложнее исполняемых микроопераций либо равна одной микрооперации, имеем RISC ядро.

Instruction Decode

There are four decoding units that decode instruction into micro-ops. The first can decode all IA-32 and
Intel 64 instructions up to four micro-ops in size. The remaining three decoding units handle single-
micro-op instructions. All four decoding units support the common cases of single micro-op flows
including micro-fusion and macro-fusion.

Micro-ops emitted by the decoders are directed to the micro-op queue and to the Decoded ICache.
Instructions longer than four micro-ops generate their micro-ops from the MSROM. The MSROM band-
width is four micro-ops per cycle. Instructions whose micro-ops come from the MSROM can start from
either the legacy decode pipeline or from the Decoded ICache.

С другой стороны, в Sandy Bridge есть и объединение микроопераций - MicroFusion и Macro-Fusion. В последнем случае в одну микрооперацию объединяются инструкция проверки и условный переход. Вот это похоже на VLIW по поведению, но не по названию.