> открытая системная шина, шириной чуть больше 30 проводов.

Ничего не мешает и любое другое ядро прицепить на примерно такую же шину. Если оно надо.

Дисплеи для относительно простых мобил (умеренного размера стекляшки примерно до 320x480 разрешением) - по сей день сажают на i8080-bus (это квази-стандарт даже, "MIPI-DBI" называется). Правда, линии адреса там отсутствуют, чаще всего дисплей напрямую к процу цепляют на контроллер такой шины. Но если надо >1 девайса, то, ессно какое-то декодирование адреса захочется.

А с практической точки зрения быстрый quad-spi какой даст мастеркласс вон тому у z80, при том что проводов - радикально меньше. Особенно если вы будете скрипеть на олдовых труЪ частотах и таймингах для аутентичности. А в более продвинутом виде половина STM32 например умеет такую шину вывешивать. Только на нее можно вешать еще и NAND допустим, до кучи (похожая шина, но - другая). И что там еще.

> Например. берем 3 процессора. Ставим их в паралельно, при чем на большом расстоянии друг от
> друга. Подключаем это все к схеме сравнения. Если один из процессоров
> гонит дичь, то отключаем его. Все это требуется там где нужна надежность.

А зачем это все на уровне такой шины? Можно на уровне управляющих сигналов с тем же эффектом. Если у нас 5 мелоенных управляющих сигналов - трекать их компараторами проще чем 30 быстрых общесистемных, телепающихся постоянно.

К тому же если вашему процику станет дурно и он положит всю шину... остальные два тоже в тыкву превратятся так то. Потому что без работающей системной шины система почему-то совсем в ауте. Это как бы серьезный риск. А так STM32 с его FSMC спокойно даст мастеркласс дидам на их же поле на тему того как это все можно было :)